第1章　概　要
1.1　コンピュータの進歩
1．コンピュータの歴史
2．国内のコンピュータの歴史
3．デバイス技術の進歩
1.2　コンピュータアーキテクチャとは
1.3　コンピュータの基本構造
1．プロセッサアーキテクチャの基本
2．メモリアーキテクチャの基本
3．入出力アーキテクチャの基本
4．アーキテクチャとシステムソフトウェア
1.4　コンピュータの性能
1．評価の尺度
2．評価方法
3．アムダールの法則
1.5　コンピュータの消費電力
演習問題

第2章　命令セットアーキテクチャ
2.1　命令セットとは
2.2　命令形式
2.3　アドレッシング
2.4　命令セットの例
1．命令の種類
2．アドレッシング
2.5　命令セットの設計指針
演習問題

第3章　メモリアーキテクチャ
3.1　メモリデバイス
1．SRAMとDRAM
2．DRAMの高速化
3．主記憶の構成
3.2　記憶階層
3.3　キャッシュ
1．キャッシュの方式
2．キャッシュの構成
3．キャッシュの置換
4．キャッシュから主記憶への書込み
5．キャッシュの性能
6．命令キャッシュとデータキャッシュ
7．多階層キャッシュ
8．キャッシュのプリフェッチ
3.4　仮想記憶
1．仮想記憶の概念
2．仮想記憶の方式
3．仮想記憶の動作
4．ページの保護
5．キャッシュと仮想記憶の融合
演習問題

第4章　入出力アーキテクチャ
4.1　割込み
4.2　入出力制御
1．DMA制御方式
2．入出力チャネル
4.3　バ　ス
1．同期バスと非同期バス
2．バスの基本動作
3．バスの調停
4．シリアルバス
5．標準バス
4.4　入出力装置
1．ハードディスク装置（HDD）
2．ディスクアレイ
3．半導体ディスク装置（SSD）
演習問題

第5章　プロセッサアーキテクチャ
5.1　データ形式
1．情報の単位
2．データの種類
3．固定小数点数
4．2進数の表現
5．浮動小数点数
5.2　演算装置
1．加減算
2．シフト演算
3．乗　算
4．除　算
5．論理演算
6．浮動小数点四則演算
5.3　基本的なプロセッサの構成
1．フォン・ノイマン方式
2．データパス
演習問題

第6章　パイプラインアーキテクチャ
6.1　パイプラインとは
6.2　データパイプライン
6.3　命令パイプライン
6.4　命令パイプラインの制御
1．データ依存
2．制御依存
3．資源依存
4．その他の要因
6.5　データ依存の対策
6.6　制御依存の対策
1．PC相対アドレッシング
2．遅延分岐
3．条件実行命令
4．分岐予測
演習問題

第7章　命令レベル並列アーキテクチャ
7.1　命令レベル並列実行の分類
1．命令パイプライン方式
2．演算器並列方式
3．命令並列処理
7.2　スーパースカラとVLIW
1．スーパスカラ方式
2．VLIW方式
3．両者の比較
7.3　命令の並列実行制御
1．インオーダ実行とアウトオブオーダ実行
2．レジスタリネーミング
3．リザベーションステーション
4．リオーダバッファ
7.4　コンパイラの最適化
1．ループアンローリング
2．ソフトウェアパイプライニング
3．トレーススケジューリング
7.5　マルチスレッド方式
演習問題

第8章　並列処理アーキテクチャ
8.1　並列処理の概要
1．並列処理の歴史
2．並列処理の分類
3．並列処理の性能
8.2　ベクトルアーキテクチャ
1．ベクトル処理とは
2．ベクトルプロセッサ
3．ベクトル命令制御
4．条件付きベクトル処理
5．ベクトルプロセッサのメモリシステム
8.3　GPU
1．GPUとは
2．GPUの特徴
3．GPUの構成
8.4　バス結合型並列アーキテクチャ
1．スヌープキャッシュ
2．同期方式
8.5　ネットワーク結合型並列アーキテクチャ
1．相互結合網
2．データ転送方式
3．ルーティングアルゴリズム
8.6　クラスタ
1．Beowulf　型PCクラスタ
2．SCore型クラスタ
演習問題

演習問題略解

参考文献

索　引