SystemVerilogによるFPGA/ディジタル回路設計入門

試し読み

著者: 小林和淑監修、小林和淑著、寺澤真一著、𠮷河武文著、塩見準著、門本淳一郎著

ダウンロードあり

SystemVerilogによる回路設計を実践的に解説

SystemVerilogによるFPGA/ASIC 設計方法を解説する入門書です。
SystemVerilog は、はデジタル回路設計のデファクトスタンダードであるVerilog HDLを拡張した言語で、検証に関する機能が強化されています。Verilog HDLは、ライバルであるVHDLに比べて比較的書きやすい言語といわれています。
本書は、若い技術者や学生向けに最近のSystemVerilogによるデジタル回路設計を解説するものです。FPGAへの実装やデジタル回路自体の基礎からSystemVerilogによるRISC V（リスクファイブ）設計、Verilog HDLと比較しての注意点など、実践的な内容を解説しています。

このような方におすすめ

・ディジタル回路設計者
・電気・電子・情報系の学生
・ディジタル回路を設計したいmaker

初級

書籍詳細
目次
ダウンロード
正誤表

書籍詳細

定価: 3,300円（本体3,000円＋税）
頁: 192頁
発売日: 2023/11/25
ISBN: 978-4-274-23101-8
判型: B5変
発行元: オーム社

書籍カテゴリ: 電気電子・応用物理

電子回路

ディジタル電子回路

第1章　ハードウェア記述言語による FPGA/ASIC 設計
第2章　FPGA への実装入門
第3章　ディジタル回路入門
第4章　SystemVerliog による順序回路設計
第5章　SystemVerilog による FPGA の設計と実装
第6章　SystemVerilog による ASIC 設計
第7章　SystemVerilogとVerilog HDLの対比と記述の罠